기억장치 모듈의 설계

q기억장치 칩의 데이터 ;I/O ;비트 수가 단어 길이보다 적은 경우
;è ;여러 개의 칩들을 병렬로 접속하여 기억장치 모듈을 구성

§단어의 길이 ;= ;N비트, ;기억장치 칩의 데이터 ;I/O ;비트 수 ;= ;B ;라면,
;è ;N/B ;개의 칩들을 ;병렬접속

; ; ; ;[예] ;N ;= 8일 때, 16×4비트 ;RAM ;칩들을 이용한 기억장치 모듈의 설계

o방법 ;: 2개의 ;RAM ;칩들을 ;병렬 접속

o모듈의 용량 ;: (16×4) × 2개 ;= 16×8비트 ;= 16단어

o주소 비트(4개: ;A3∼A0) : ;두 칩들에 공통으로 접속

o칩 선택 신호(CS)를 두 칩들에 공통으로 접속

o주소 영역 ;: 0000 ∼ 11112

;

;

q필요한 기억장소의 수가 각 기억장치 칩의 기억장소 수보다 많은 경우 ; ;è ;여러 개의 칩들을 ;직렬 접속하여 기억장치 모듈을 구성

;[예] ;두 개의 ;16×4비트 ;RAM ;칩들을 이용한 ;32×4비트 기억장치 모듈의 설계

o방법 ;: 2개의 ;RAM ;칩들을 ;직렬 접속

o모듈의 용량 ;: 2개 ;× (16×4) = 32×4비트

o주소 비트 수 ;: 5개 ;(A4∼A0)

•A4 ;: ;칩 선택 신호(CS)로 사용

•A3∼A0 ;: ;두 칩들에 공통으로 접속

o주소 영역

•RAM1: 00000 ∼ 011112 ;, RAM2: 10000 ∼ 111112

;

;

[예] 1K×8 ;비트 ;RAM ;칩들을 이용한 ;4K×8 ;비트 기억장치 모듈

o방법 ;: 4 ;개의 ;RAM ;칩들을 직렬 접속

o모듈의 용량 ;: (1K×8) × 4 ;개 ;= 4K×8 ;비트 ;= 4 ;KByte

o주소 비트(12개: ;A11∼A0) ;접속 방법

•상위 ;2 ;비트(A11,A10) : ;주소 해독기를 이용하여 ;4 ;개의 칩 선택(chip select) ;신호 발생

•하위 ;10 ;비트 ;(A9∼A0) : ;모든 칩들에 공통으로 접속

o전체 주소 영역 ;: 000H ∼ FFFH ;

o데이터 버스 ;: ;모든 기억장치 칩에 공통 접속
è ;한 번에 ;8비트씩 ;액세스

;

q기억장치 모듈의 설계 순서

1.컴퓨터시스템에 필요한 기억장치 용량 결정

2.사용할 칩들을 결정하고, ;주소 표(address table; address map이라고도 함)를 작성

3.세부 회로 설계