시간적 ;지역성(temporal ;locality) ;: ;최근에 ;액세스된 ;프로그램이나 ;데이터가 ;가까운 ;미래에 ;다시 ;액세스 ;될 ;가능성이 ;높다 공간적 ;지역성(spatial ;locality) ;: ;기억장치내에 ;인접하여 ;저장되어 ;있는 ;데이터들이 ;연속적으로 ;액세스 ;될 ;가능성이 ;높다 순차적 ;지역성(sequential ;locality) ;: ;분기(branch)가 ;발생하지 ;않는 ;한, ;명령어들은 ;기억장치에 ;저장된 ;순서대로 ;인출되어 ;실행된다
캐시 기억장치
q캐시 적중(cache hit) ;: CPU가 원하는 데이터가 캐시에 있는 상태 q캐시 미스(cache miss) ;: CPU가 원하는 데이터가 캐시에 없는 상태. ; ;이 경우에는 주기억장치로부터 데이터를 읽어온다. q적중률(hit ratio) : ;캐시에 적중되는 정도(H) q캐시의 ;미스율(miss ratio) ;= ;(1 - H) q평균 기억장치 액세스 시간(Ta) ;: ; ; ; ; ;Ta = H × Tc ; ;+ ; ;(1 - H) × Tm ; ; ; ; ;단, ;Tc는 캐시 액세스 시간, ;Tm은 주기억장치 액세스 시간
q기억장치 칩의 데이터 ;I/O ;비트 수가 단어 길이보다 적은 경우 ;è ;여러 개의 칩들을 병렬로 접속하여 기억장치 모듈을 구성 §단어의 길이 ;= ;N비트, ;기억장치 칩의 데이터 ;I/O ;비트 수 ;= ;B ;라면, ;è ;N/B ;개의 칩들을 ;병렬접속 ; ; ; ;[예] ;N ;= 8일 때, 16×4비트 ;RAM ;칩들을 이용한 기억장치 모듈의 설계 o방법 ;: 2개의 ;RAM ;칩들을 ;병렬 접속 o모듈의 용량 ;: (16×4) × 2개 ;= 16×8비트 ;= 16단어 o주소 비트(4개: ;A3∼A0) : ;두 칩들에 공통으로 접속 o칩 선택 신호(CS)를 두 칩들에 공통으로 접속 o주소 영역 ;: 0000 ∼ 11112 ; ; q필요한 기억장소의 수가 각 기억장치 칩의 기억장소 수보다 많..